SZJ-JY56JH型 计算机组成原理基础实验系统（实验箱）

一、结构特点：

     中瓯牌计算机组成基础实验箱，由铝木合金箱体、开关电源、系统控制部件、开放式实验电路区等组成。全部实验用信号线的连接采用排线，操作方便，接触可靠。全部实验基于中小规模集成电路，资源完全向学生开放，可以完成“计算机组成原理”、“计算机结构与逻辑设计”、“电子系统综合设计”等课程的实验，本实验箱适用于本专科院校计算机专业和其它相关专业的相关课程的实验和创新设计的理想教学实验箱。

二、性能特点：

1、硬件系统采用高性能单片机89S52和LATTICE公司CPLD器件的有机结合,使系统的硬件控制电路精简而可靠。

2、提供手动、自动和联机三种工作方式，满足不同层次实验的监视需要。

3、具有完善的系统检测电路和系统保护电路设计,使实验系统更易于维护和使用。

4、系统自备双通道逻辑示波器，便于实验过程中时序信号的测量。

5、系统和电脑采用RS232/USB通信方式。

6、实验系统采用总线结构，使实验计算机具有结构简单清晰、扩展方便、灵活易变等诸多优点，实验时只要少些接线即可。

7、专为本机配备的动态集成调试运行软件以图形化的界面显示模型机内部数据的流向和各种控制信号的状态以及时序关系。

三、技术指标：

1、实验电路工作电源：+5V/2A、±12V/0.5A，每路均带有短路保护和自动关断功能，每路带电源指示。其中+5V电源设计有过压、过流、欠压保护功能，待电路中故障排除后，自动恢复供电，确保设备和人身安全。

2、实验系统的字长为8位、16位兼容设计。

3、实验系统的基本指令系统类PC 机，有多种指令格式，多种寻址方式。

4、主存储器采用8K字节静态存储器6264，用于存放用户程序和数据。

5、配运算器模块，由4片4位的算术逻辑单元74LS181功能发生器级联而成。同时配备1片74LS182,实现进位串并级联方法，可进行8位、16位运算器实验。

6、配备一个超前进位产生器74LS182。

7、控制器采用微程序方案实现，控存字长为24位，可用至大容量为1024字节，且用电可擦写的E²ROM存储器芯片组成，支持动态微程序设计。

8、实验系统工作频率源由555时基电路和74LS123可再触发单稳态多谐振荡器组成产生，频率范围为330HZ～580HZ。可以同时产生四种不同时序的时钟信号。

9、实验系统配有微程序手动输入并显示模块，装有24个微程序输入开关，用于输入微程序。

10、配有手动16位数据输入模块，装有16个数据输入开关，用于输入16位数据。

11、配8个控制开关，2个微动开关，用于手动控制整机的运行和切换运行方式等。

12、配2位七段数码管以显示程序运行的至后结果。另配置6个数码管。

13、配微地址发生器模块和微地址显示模块、微地址控制模块。

14、配数据总线显示模块，用于显示数据总线上的动态数据。

15、配总线地址显示模块，用于显示地址总线上的动态地址。

16、配有一个双向通用移位寄存器，以实现逻辑移位功能。

17、配有指令寄存器和地址寄存器。

18、主机上设计有二片大规模CPLD 和超强51单片机作为整机的主控器件，可以在完全自动方式下完成全部部件实验和整机模型机设计实验。

19、实验的连接：模块间实验线路的连接：全部信号采用排线连接，操作简便，实验导线连接稳定可靠。

20、机箱：坚固型铝合金框架，厚实的ABS 塑料包角，参考外形尺寸480×360×150mm。

四、软件技术指标：

1、实验系统集成动态调试运行软件，实验原理、目的、芯片、查询等功能集于一体,便于多媒体教学。

2、有程序和微程序读写功能。

3、以彩色流程图方式全程监视程序的运行状态和运行结果。

4、用debug的读写存贮菜单，可对寄存器进行其输入数据和参数设置以及读出目标输出信息。

5、带有上位主机的本系统调试debug（WIN2K/XP）软件，对CPU及其组成的实验计算机，具有启、停，程序加载与校验。

6、在单步、单指、断点运行时，在CPU的跟踪回收逻辑配合下，debug将自动跟踪回收显示CPU内部寄存器、总线、状态等信息，可及时发现错误。用户可在CPU的跟踪回收逻辑里，自己选择所要看的信息。

五、实验项目：

1、8位算术逻辑运算实验

2、带进位控制8位算术逻辑运算实验

3、16位算术逻辑运算实验

4、移位运算器实验

5、存储器实验

6、微控制器实验

7、基本模型机的设计与实现

8、带移位运算的模型机的设计与实现

9、复杂模型机的设计与实现

10、总线控制实验

六、实验箱配置表：

附：使用本实验箱需配套仪器仪表:电脑、万用表